• >
主页 > 商标查询 >
商标查询
编解码电路板设计指南
发布日期:2022-05-07 02:48   来源:未知   阅读:

  图 1 为电源去耦与旁路的实例,需要强调的是,在芯片的引脚处(或至少在距离引脚的几个mm 内)必须安装低ESL(等效串联电感)容量为10nF 到100nF 的表面贴装陶瓷电容。对于普通1oz 铜箔、10mil 宽的印制线m/mm。

  要使开关电源远离ADC 、DAC 和模拟电路。有时,在芯片附近使用一个单独的5V 三端稳压器作为模拟电源比较好。在电路板边缘处加一个22uF 钽电容或铝电容有助于降低电源噪声和去耦扼流元件的ESR(等效串联电阻)引发的阻尼振荡。

  ADI(Analog Devices) 建议采用接地层原理(数字地与模拟地分开),并且在相应的接地上布置单独的数字和模拟电源,但不要使层与层之间重叠(避免噪声的耦合)。两层之间应有2 mm 到3 mm 的空隙。这就意味着利用四层板包括各接地层和电源层可组成一个内部高电容性夹层结构。这样,由各自的接地层和电源层构成了一个极其有效、低ESR 和ESL 的旁路电容,其电容量约为5pF/cm2(30pF/in2 )。IC 引脚通过焊盘和过孔直接通向适当的电源层和接地层。所有数字器件安装在数字电源层和数字接地层的上面;所有模拟器件安装在模拟电源层和模拟接地层的上面。然而,IC 管脚仍需要加上前面提到的陶瓷旁路电容。这里需要强调,接地层是非常重要和非常有效的,它们优化了混合信号部分的性能,而且还能减少EMI 。

  两层之间应有单一通道连接,最好在芯片附近使用零欧姆电阻或铁氧体垫圈。这种连接是完全必要的,它可以避免由于ESD或误电流(这种误电流可能流过芯片基底,并可造成破坏性影响。)引起的电位差,同时隔离了高频电流。对于原型设计,可在多个位置建立可去除的连接,以便调试和测试时与地隔离。此外,不能有任何数字和模拟信号线横跨过数字层和模拟层的间隙。

  所有的数字信号与元件应当远离模拟电路。所有的高速数字信号应当以最短的路径布线在数字接地层和电源层的上面。

  最大限度地减小数字输出引脚的容性负载。对于长距离的数字信号线,要求负载与其特征阻抗匹配,以避免过冲/欠冲和振荡。很多应用中特征阻抗Z0约为80,通常用一个82的电阻和一个50pF的电容的RC并联组合作负载就可以匹配这样的长距离的数字信号线。

  不要忽视在同一PCB 上相邻的PLD 和VLSI 逻辑电路芯片,它们往往包含有大量的同步逻辑并产生很大的开关电流,这种开关电流能够渗透到该电路板的其它部分。解决办法是保证这些芯片电源引脚有很好的旁路。这种方法既可保证可靠的工作,也能减小电源线上的噪音。

  对于ADC和DAC,必需保证取样去取样时钟有足够纯净的频谱,也就是要使用低相位噪声的振荡器,此振荡器还要与数字模拟电路部分都分开,因为数字部分干扰影响其频谱纯净度,而振荡信号本身又是数字信号,会干扰系统的模拟部分。为获得更低的相位噪声,可采用晶体厂家推荐的分立元件(双极晶体管或FET)晶体振荡电路(可用一个门来放大振荡信号,以驱动ADC或DAC),而尽量避免用门与晶体构成的振荡器。

  多个晶体振荡器可能引起一些问题,如谐波间脉动可能通过其模拟和数字电源或信号以及参考电压进入编解码器。可能的话,在同一PCB 上只同时使用一个晶体振荡器,或者使所需各种频率都来自单个晶体振荡器。

  注意电感和变压器的外部磁场,如有必要,可采用电磁屏蔽元件。RF 去耦扼流线圈可互成直角安装。电源变压器应定向安装在电路板外,并远离关键模拟电路。采用环形电源变压器可以减弱外磁场。

  要保证偏置电压、5V CODEC/ADC模拟输入信号不会超过VCC 或低于接地点,即使是瞬间也应避免。使用低泄漏二极管“箝位”或5V 单轨运算放大器缓冲限制输入信号摆幅。

  设计时要考虑模拟输入线和模拟输出线的EMI/RFI要求。输入线可能发射和接收RF信号,DAC模拟输出线MHz的去取样时钟的谐波。

  最小化环路面积;最小化公共阻抗;对于容性耦合可采用隔离、屏蔽和低电路阻抗的措施;对于表面和体泄漏可采用隔离措施;对于并行线间耦合,可采用隔离、特征阻抗匹配、用接地层、用地线居中的并行线、用较低速的逻辑电路